G06F 30/392

Definition

Diese Klassifikationsstelle umfasst:

CAD-Werkzeuge für die Verwendung während der Phase des Floorplanning im Entwurfsprozess einer Schaltung. Der Begriff “Floorplan” wird hier im Zusammenhang mit dem Schaltungsentwurf in dessen allgemein anerkannter Bedeutung verwendet und umfasst eine frühe Phase in der hierarchischen Vorgehensweise beim Entwurf integrierter Schaltungen im Hinblick auf die optimale Anordnung einer bestimmten Gruppe von Schaltungsmodulen.

Floorplanning umfasst die Erfassung einiger geometrischer Vorgaben für einen Entwurf, wie

Floorplan-Optimierung gemäß verschiedener Randbedingungen und Anforderungen an die Optimierung, z.B. Flächenbedarf der Blöcke, Seitenverhältnisse, geschätztes Gesamtmaß an Verbindungen, usw.

Glossar

IP-Block,
IP-Core

Die Begriffe IP-Block und IP-Core werden als Synonym verwendet und beziehen sich auf eine wiederverwendbare Einheit, die das entworfene Layout einer Schaltungslogik, einer Zelle oder einer integrierten Schaltung (üblicherweise als "Chip" bezeichnet) repräsentiert und welche geistiges Eigentum eines Projektbeteiligten ist. Der Begriff leitet sich ab von der Lizenzierung des Patents und/oder des Urheberrechts am Quellcode, die Bestandteil des Entwurfs sind. IP-Cores können als Bausteine in Entwürfen anwendungsspezifischer integrierter Schaltkreise (ASIC) oder der Schaltungslogik feldprogrammierbarer Gatteranordnungen [field-programmable gate arrays, FPGA] während der "Floorplanning"-Phase des Entwurfsprozesses einer Schaltung verwendet werden.