G06F 30/392
Definition
Diese Klassifikationsstelle umfasst:CAD-Werkzeuge für die Verwendung während der Phase des Floorplanning im Entwurfsprozess einer Schaltung. Der Begriff “Floorplan” wird hier im Zusammenhang mit dem Schaltungsentwurf in dessen allgemein anerkannter Bedeutung verwendet und umfasst eine frühe Phase in der hierarchischen Vorgehensweise beim Entwurf integrierter Schaltungen im Hinblick auf die optimale Anordnung einer bestimmten Gruppe von Schaltungsmodulen.
Floorplanning umfasst die Erfassung einiger geometrischer Vorgaben für einen Entwurf, wie
- Bondpads für Verbindungen des Chips mit den elektrischen Anschlüssen anderer Bauteile oder des Gehäuses [Off-Chip connections];
- Leitungstreiber, die oft so nah wie möglich an den Bondpads platziert werden müssen;
- Benötigte Mindestfläche des Chips zur Aufnahme der erforderlichen Anzahl von Bondpads;
- Vorgegebene Bereiche zur Aufnahme bestimmter Blöcke wie beispielsweise geistigem Eigentum unterliegende Blöcke ( IP-Blöcke);
- Einschränkungen wie z.B. das Verbot, Signale direkt über einen IP-Block hinweg zu leiten.
Floorplan-Optimierung gemäß verschiedener Randbedingungen und Anforderungen an die Optimierung, z.B. Flächenbedarf der Blöcke, Seitenverhältnisse, geschätztes Gesamtmaß an Verbindungen, usw.
Glossar
IP-Block,
IP-Core
| Die Begriffe IP-Block und IP-Core werden als Synonym verwendet und beziehen sich auf eine wiederverwendbare Einheit, die das entworfene Layout einer Schaltungslogik, einer Zelle oder einer integrierten Schaltung (üblicherweise als "Chip" bezeichnet) repräsentiert und welche geistiges Eigentum eines Projektbeteiligten ist. Der Begriff leitet sich ab von der Lizenzierung des Patents und/oder des Urheberrechts am Quellcode, die Bestandteil des Entwurfs sind. IP-Cores können als Bausteine in Entwürfen anwendungsspezifischer integrierter Schaltkreise (ASIC) oder der Schaltungslogik feldprogrammierbarer Gatteranordnungen [field-programmable gate arrays, FPGA] während der "Floorplanning"-Phase des Entwurfsprozesses einer Schaltung verwendet werden.
|
G06F 30/392
Definition Statement
This place covers:CAD tools for use during the floorplanning design stage of a circuit. The term “floorplan” is used here in the context of circuit design with its generally accepted meaning and covers an early stage in the hierarchical approach to integrated circuit design regarding optimally placing a given set of circuit modules.
Floorplanning covers taking in some of the geometrical constraints in a design such as
- bonding pads for off-chip connections;
- line drivers which often have to be located as close to bonding pads as possible;
- minimum chip area needed to fit in the required number of pads;
- predetermined area blocks such as intellectual property blocks (IP-blocks);
- limitations such as permitting no routing of signals directly above an IP block.
Floorplan optimisation subject to various constraints and requirements of optimisation, e.g. block areas, aspect ratios, estimated total measure of interconnects, etc.
Glossary
IP block, IP core
IP block
IP core
IP cores
[IP] block
[IP] blocks
| The terms IP block and IP core are used as synonyms and relate to reusable unit of logic, cell, or integrated circuit (commonly called a "chip") layout design that is the intellectual property of one party. The term is derived from the licensing of the patent and/or source code copyright that exist in the design. IP cores can be used as building blocks within application-specific integrated circuit (ASIC) designs or field-programmable gate array (FPGA) logic designs. during the floorplanning design stage of a circuit.
|