Bibliografische Daten

Dokument DE000004126740A1 (Seiten: 8)

Bibliografische Daten Dokument DE000004126740A1 (Seiten: 8)
INID Kriterium Feld Inhalt
54 Titel TI [DE] Schaltungsanordnung zur berwachung des Potentialpegels auf elektrischen Leitern
[EN] Monitoring circuitry for potential level on electrical conductors - has one or more comparators with controllable hysteresis shifted by delay element
71/73 Anmelder/Inhaber PA Siemens AG, 8000 Mnchen, DE
72 Erfinder IN Schrabal, Gerhard, 8000 Mnchen, DE
22/96 Anmeldedatum AD 13.08.1991
21 Anmeldenummer AN 4126740
Anmeldeland AC DE
Veröffentlichungsdatum PUB 12.03.1992
33
31
32
Priorität PRC
PRN
PRD
EP
90117013
19900904
51 IPC-Hauptklasse ICM G01R 19/165
51 IPC-Nebenklasse ICS
IPC-Zusatzklasse ICA
IPC-Indexklasse ICI
Gemeinsame Patentklassifikation CPC Neues Fenster: Externer Link Gemeinsame Patentklassifikation G01R 19/0038 G01R 19/0038
Neues Fenster: Externer Link Gemeinsame Patentklassifikation H03K 3/02337 H03K 3/02337
Neues Fenster: Externer Link Gemeinsame Patentklassifikation H03K 5/1252 H03K 5/1252
Neues Fenster: Externer Link Gemeinsame Patentklassifikation G01R 19/16585 G01R 19/16585
Neues Fenster: Externer Link Gemeinsame Patentklassifikation H03K 3/013 H03K 3/013
MCD-Hauptklasse MCM
MCD-Nebenklasse MCS G01R 19/00 (2006.01)
G01R 19/165 (2006.01)
H03K 3/013 (2006.01)
H03K 3/0233 (2006.01)
H03K 5/1252 (2006.01)
MCD-Zusatzklasse MCA
57 Zusammenfassung AB [DE] Schaltungsanordnung zur berwachung des Potentialpegels auf elektrischen Leitern, bestehend aus einem Komparator mit Schalthysterese und einem diesem Komparator nachgeschalteten Verzgerungsglied, die derart ausgestaltet ist, da die Schalthysterese des Komparators steuerbar ist und da die Schaltschwelle des Komparators in Abhngigkeit vom Ausgangssignal des Verzgerungsgliedes verschoben wird.
[EN] A circuit for monitoring the potential level on electrical conductors contains a comparator with controllable switching hysteresis and a delay element connected after the comparator. The comparator's switching threshold is shifted according to the output of the delay element. Alternatively, the circuit can contain at least two comparators (ST1a-ST1n) whose outputs are each connected to an input of a logical combination circuit (AND1) which drives a delay element (VG). Each comparator's threshold is shifted according to the output signals of the comparator and of the delay element. ADVANTAGE - Can respond to potential changes.
Korrekturinformation KORRINF
56 Entgegengehaltene Patentdokumente/Zitate,
in Recherche ermittelt
CT
CH000000668871A
DE000003225800C1
EP000000143111A1
EP000000243634A1
US000004549099A
56 Entgegengehaltene Patentdokumente/Zitate,
vom Anmelder genannt
CT
56 Entgegengehaltene Nichtpatentliteratur/Zitate,
in Recherche ermittelt
CTNP "Linear Integrated Circuits Databook" Unitrode IC500, Unitrode Corp. USA p 0;
Tietze/Schenk, "Halbleiterschaltungs- technik", 5. Aufl., 1980, S. 411-418 p 0
56 Entgegengehaltene Nichtpatentliteratur/Zitate,
vom Anmelder genannt
CTNP
Zitierende Dokumente Dokumente ermitteln
Sequenzprotokoll
Prüfstoff-IPC ICP G01R 19/165 PS ; H03K 5/1252