| 54 |
Title |
TI |
[DE] IMPLANTATIONSMASKE FÜR HOCHENERGIEIONENIMPLANTATION
[EN] IMPLANTATION MASK FOR HIGH ENERGY ION IMPLANTATION
[FR] MASQUE D'IMPLANTATION POUR IMPLANTATION IONIQUE A HAUTE ENERGIE |
| 71/73 |
Applicant/owner |
PA |
INFINEON TECHNOLOGIES AG, DE
;
LEHMANN VOLKER, DE
;
RUEB MICHAEL, AT
;
TIHANYI JENOE, DE
|
| 72 |
Inventor |
IN |
LEHMANN VOLKER, DE
;
RUEB MICHAEL, AT
;
TIHANYI JENOE, DE
|
| 22/96 |
Application date |
AD |
Feb 15, 2001 |
| 21 |
Application number |
AN |
0100596 |
|
Country of application |
AC |
DE |
|
Publication date |
PUB |
Jul 18, 2002 |
33
31
32 |
Priority data |
PRC
PRN
PRD |
DE
10006523
20000215
|
| 51 |
IPC main class |
ICM |
H01L 21/266
|
| 51 |
IPC secondary class |
ICS |
H01L 23/544
|
|
IPC additional class |
ICA |
|
|
IPC index class |
ICI |
|
|
Cooperative patent classification |
CPC |
H01L 21/266
H01L 29/0634
|
|
MCD main class |
MCM |
|
|
MCD secondary class |
MCS |
H01L 21/266
(2006.01)
H01L 29/06
(2006.01)
|
|
MCD additional class |
MCA |
|
| 57 |
Abstract |
AB |
[DE] Die Erfindung betrifft eine wiederverwendbare Implantationsmaske (5) aus vorzugsweise Silizium mit speziell strukturierten Gräben und Löchern (2 bzw. 3), die direkt oder im Abstand von einem Devicewafer (7) vorgesehen wird, sowie ein Verfahren zum Justieren einer Weiterbehandlungsebene auf einer Implantationsebene bei einem mit einer solchen Implantationsmaske behandelten Halbleiterwafer (7).
[EN] The invention relates to a re-usable implantation mask (5), preferably made of silicon, comprising specially structured trenches and holes(2 or 3), which is provided directly or at a distance from a device wafer (7). The invention also relates to a method for adjusting a further processing plane on an implantation plane in a semiconductor wafer (7) fitted with one such implementation mask.
[FR] L'invention concerne un masque (5) d'implantation réutilisable, de préférence en silicium, doté de creusements et de trous (2, 3) de structure spéciale et disposé soit à proximité directe soit à une certaine distance d'une tranche (7) de silicium à semiconducteurs. L'invention concerne également un procédé pour ajuster un niveau de traitement ultérieur sur un niveau d'implantation pour une tranche (7) de silicium à semiconducteurs traitée avec un tel masque d'implantation. |
| 56 |
Cited documents identified in the search |
CT |
DE000019835528A1
US000004021276A
US000004256532A
US000004293374A
US000004448865A
WO001999040614A2
|
| 56 |
Cited documents indicated by the applicant |
CT |
|
| 56 |
Cited non-patent literature identified in the search |
CTNP |
PATENT ABSTRACTS OF JAPAN vol. 007, no. 214 (E - 199) 21 September 1983 (1983-09-21) 7
|
| 56 |
Cited non-patent literature indicated by the applicant |
CTNP |
|
|
Citing documents |
|
Determine documents
|
|
Sequence listings |
|
|
|
Search file IPC |
ICP |
H01L 21/266
H01L 23/544 L
|
