| 54 |
Titel |
TI |
[DE] Selbstjustierendes Bondverfahren unter Verwendung nanostrukturierter Oberflächen
[EN] Self-adjusting bonding method for positioning, fixing, contacting of chip on silicon surface, involves nano-structuring surface area of chip or chip carrier, where surface areas of needle are auxiliary nano-porous |
| 71/73 |
Anmelder/Inhaber |
PA |
Hochschule Furtwangen University, 78120 Furtwangen, DE
|
| 72 |
Erfinder |
IN |
Jonnalagadda, Prasad, 78120 Furtwangen, DE
;
Kovacs, Andras, Dr., 78120 Furtwangen, DE
;
Mescheder, Ulrich, Prof. Dr., 78120 Furtwangen, DE
;
Nimo, Antwi, 78120 Furtwangen, DE
|
| 22/96 |
Anmeldedatum |
AD |
13.02.2009 |
| 21 |
Anmeldenummer |
AN |
102009008772 |
|
Anmeldeland |
AC |
DE |
|
Veröffentlichungsdatum |
PUB |
27.01.2011 |
33
31
32 |
Priorität |
PRC
PRN
PRD |
|
| 51 |
IPC-Hauptklasse |
ICM |
H01L 21/58
(2006.01)
|
| 51 |
IPC-Nebenklasse |
ICS |
B81B 1/00
(2006.01)
B81C 3/00
(2006.01)
B82B 1/00
(2006.01)
H01L 23/14
(2006.01)
|
|
IPC-Zusatzklasse |
ICA |
|
|
IPC-Indexklasse |
ICI |
|
|
Gemeinsame Patentklassifikation |
CPC |
B81B 2207/07
B81C 2203/038
B81C 2203/057
B81C 3/005
H01L 24/63
H01L 2924/01005
H01L 2924/0102
H01L 2924/01072
H01L 2924/01082
H01L 2924/19042
|
|
MCD-Hauptklasse |
MCM |
H01L 21/58
(2006.01)
|
|
MCD-Nebenklasse |
MCS |
B81B 1/00
(2006.01)
B81C 3/00
(2006.01)
B82B 1/00
(2006.01)
H01L 23/14
(2006.01)
|
|
MCD-Zusatzklasse |
MCA |
|
| 57 |
Zusammenfassung |
AB |
[DE] Die Erfindung beschreibt ein selbstjustierendes Bondverfahren unter Verwendung nanostrukturierter Oberflächen zur Positionierung, Fixierung und Kontaktierung von einzelnen Chips auf einer mit kombiniert mikro- und nanoskaligen Oberflächenbereichen versehenen, als Chipträger wirkenden Siliziumoberfläche (Bild), wobei zur Positionierung von Chips (3) auf der Siliziumoberfläche (1) die Bewegung der Chips (3) über die Oberfläche durch eine Rüttelbewegung mittels eines geeigneten Rüttelkörpers (4) erreicht werden kann und die Chips bei ausreichend großem Überlapp auf einer speziell vorstrukturierte Teilfläche (2) des Substrats (z. B. Si-Wafer) haften und durch die Rüttel-Schüttel-Bewegung nicht mehr weiter bewegt werden können. Die Rüttelbewegung kann auch zur Vorjustierung verwendet werden und die eigentliche Verbindung der vorjustierten Chips mit einer auf die Bondpartner wirkenden Bondkraft hergestellt werden. Genauso kann Vorjustierung bei geeignet großen und handhabbaren Chips auch durch Pick-and-Place und die Selbstjustierung durch die geeignet nanostrukturierten Teilflächen erfolgen, wobei die erforderliche Relativbewegung zwischen Chip und Siliziumträger durch eine leicht schwingende Vorrichtung der Pick-and-Place-Führung oder des Siliziumsubstratträgers erreicht wird. Die nadelförmige kombinierte Mikro-Nanostruktur der Oberfläche wird durch einen selbstorganisierten Ätzprozess erzeugt, wobei die erforderliche Struktur durch passende Prozessbedingungen, geeignete ...
[EN] The method involves arranging a chip (3) on a silicon substrate by an exact position predetermined surface area at an end position. A locally precise positioning is formed through position indefinite relative movement of the chip and a silicon surface (1), where the silicon surface is utilized as a chip carrier and combined with micro and nano scale surface areas. A surface area of the chip or chip carrier is nano-structured. Length of a needle is 10 micrometers, where diameter of the needle is less than 1 micrometer. Surface areas of the needle are auxiliary nano-porous. |
| 56 |
Entgegengehaltene Patentdokumente/Zitate,
in Recherche ermittelt |
CT |
DE102005037139A1
US000006291266B1
US020060223205A1
WO002006046014A2
|
| 56 |
Entgegengehaltene Patentdokumente/Zitate,
vom Anmelder genannt |
CT |
US020080001306A1
|
| 56 |
Entgegengehaltene Nichtpatentliteratur/Zitate,
in Recherche ermittelt |
CTNP |
STUBENRAUCH,M.,et.al.:Black silicon-new functionalities in microsystems.In:J. Micromech. Meitroeng., Vol.16, 2006,ISSN 0960- 1317,S.S82-S.87 $Abschn.2,4,Fig.1,4,8$ n;
STUBENRAUCH,M.,et.al.:Black silicon-new functionalities in microsystems.In:J. Micromech. Meitroeng., Vol.16, 2006,ISSN 0960- 1317,S.S82-S.87 bschn.2,4,Fig.1,4,8$ 0;
heise online, Klettverschluss für Chips, 12.08.06, URL:www.heise.de (Abruf 10.07.09) $Tigel,Abs.1-5$ p 0
|
| 56 |
Entgegengehaltene Nichtpatentliteratur/Zitate,
vom Anmelder genannt |
CTNP |
|
|
Zitierende Dokumente |
|
Dokumente ermitteln
|
|
Sequenzprotokoll |
|
|
|
Prüfstoff-IPC |
ICP |
B81B 1/00
B81C 3/00
B82B 1/00
H01L 21/58 DB
|
