Bibliographic data

Document DD000000269944A1 (Pages: 11)

Bibliographic data Document DD000000269944A1 (Pages: 11)
INID Criterion Field Contents
54 Title TI [DE] VERFAHREN ZUR HERSTELLUNG EINER HOCHINTEGRIERTEN HALBLEITERANORDNUNG MIT KOMPLEMENTAERER SCHALTUNGSSTRUKTUR
71/73 Applicant/owner PA DRESDEN FORSCHZENTR MIKROELEK, DD
72 Inventor IN PFUELLER ULRICH, DD ; RAAB MICHAEL, DD
22/96 Application date AD Mar 9, 1988
21 Application number AN 31350788
Country of application AC DD
Publication date PUB Jul 12, 1989
33
31
32		 Priority data PRC
PRN
PRD

51 IPC main class ICM H01L 21/265
51 IPC secondary class ICS H01L 21/30
IPC additional class ICA
IPC index class ICI
Cooperative patent classification CPC
MCD main class MCM
MCD secondary class MCS H01L 21/265 (2006.01)
H01L 21/30 (2006.01)
MCD additional class MCA
57 Abstract AB [DE] Die Erfindung betrifft ein Verfahren zur Herstellung einer hochintegrierten Halbleiteranordnung mit komplementaerer Schaltungsstruktur, bei dem nach Erzeugen der Transistorgates eine Phosphor-LDD-Implantation durchgefuehrt wird. Das erfindungsgemaesse Verfahren ist im wesentlichen dadurch gekennzeichnet, dass nach dem auf einem Halbleitersubstrat eines ersten Leitfaehigkeitstyps dicke Feldoxidgebiete zur Trennung der Transistorgebiete ausgebildet, wannenfoermige Bereiche eines zweiten Leitfaehigkeitstyps im Halbleitersubstrat eingebracht, Gateoxidgebiete und Transistorgates aufgebracht wurden, eine Phosphor-LDD-Implantation ausgefuehrt wird, dass danach durch eine thermische Oxydation ein die Transistorgates umschliessender erster Schutzwall (erster Spacer) erzeugt wird, dass anschliessend eine die n-Kanal-Transistor-Gebiete bedeckende erste Lackmaske aufgebracht und eine Bor-Ionenimplantation ausgefuehrt wird, dass nachfolgend die erste Lackmaske wieder entfernt und eine LP-CVD-Siliziumdioxidschicht aufgebracht wird, dass durch eine anschliessende Ueberaetzung die LP-CVD-Siliziumschicht wieder entfernt wird, wobei an den Seitenflaechen der Transistorgates ein den zweiten Spacer bildender schutzwallfoermiger Rest verbleibt, dass im Anschluss daran eine die p-Kanal-Transistor-Gebiete bedeckende zweite Lackmaske aufgebracht und eine Arsen-Ionenimplantation durchgefuehrt wird und dass nach Entfernung der zweiten Lackmaske eine Ausheilung der Source-Drain-Gebiete durchgefuehrt wird.
56 Cited documents identified in the search CT
56 Cited documents indicated by the applicant CT
56 Cited non-patent literature identified in the search CTNP
56 Cited non-patent literature indicated by the applicant CTNP
Citing documents CN000111128885A
CN000113555362A
Sequence listings
Search file IPC ICP H01L 21/265
H01L 21/311 K