Bibliographic data

Document DE102004029944A1 (Pages: 21)

Bibliographic data Document DE102004029944A1 (Pages: 21)
INID Criterion Field Contents
54 Title TI [DE] Verfahren zur Ermittlung relevanter Schaltungsteile in einer Schaltung bei einer Belastung mit einem zeitlich veränderlichen Signal
[EN] Circuit parts determining method for use at load with variable signal, involves accomplishing equal signal analysis for circuit based on computer implemented model by considering equal signal depending on parameters of variable signal
71/73 Applicant/owner PA INFINEON TECHNOLOGIES AG, DE
72 Inventor IN GROOS GERHARD, DE
22/96 Application date AD Jun 21, 2004
21 Application number AN 102004029944
Country of application AC DE
Publication date PUB Jan 5, 2006
33
31
32		 Priority data PRC
PRN
PRD

51 IPC main class ICM H01L 21/66
51 IPC secondary class ICS
IPC additional class ICA
IPC index class ICI
Cooperative patent classification CPC G06F 30/367
MCD main class MCM
MCD secondary class MCS H01L 21/66 (2006.01)
MCD additional class MCA
57 Abstract AB [DE] Verfahren zur Ermittlung relevanter Schaltungsteile in einer Schaltung bei einer Belastung mit einem zeitlich veränderlichen Signal, wobei die Schaltung eine Anzahl miteinander verschalteter Schaltungskomponenten aufweist, die jeweils mittels Anschlüssen zwischen wenigstens zwei Schaltungsknoten verschaltet sind, wobei wenigstens einigen der Schaltungsteile jeweils wenigstens ein Relevanzkriterium zugeordnet ist und wobei die Schaltung wenigstens einen ersten und einen zweiten Anschluss aufweist zum Einkoppeln des zeitlich veränderlichen Signals, wobei das Verfahren folgende Verfahrensschritte umfasst: DOLLAR A - Bereitstellen eines computerimplementierten Modells der Schaltung, bei dem die Schaltungskomponenten wenigstens teilweise durch äquivalente Gleichsignalmodelle repräsentiert sind, deren Parameter wenigstens einen der folgenden Parameter des zeitlich veränderlichen Signals berücksichtigen: Steilheit einer steigenden Flanke, Dauer eines pulsförmigen Signalanteils, Steilheit einer fallenden Flanke, DOLLAR A - Durchführen einer Gleichsignalanalyse für die Schaltung anhand des bereitgestellten Modells bei Berücksichtigung eines an den wenigstens zwei Anschlüssen anliegenden Gleichsignals, das von wenigstens einem der folgenden Parameter des zeitlich veränderlichen Signals abhängig ist: Amplitude, Steilheit einer steigenden Flanke, Dauer eines pulsförmigen Signalanteils, Steilheit einer fallenden Flanke, und Ermitteln solcher Schaltungsteile als relevant, bei denen aufgrund des an ...
[EN] The method involves making a computer implemented model of a circuit (10), with which circuit components are partially represented by equivalent signal models. The models have parameters of a temporally variable signal such as slope of rising and dropping flank. An equal signal analysis is accomplished for the circuit based on the model by considering an equal signal that depends on the parameters of the temporally variable signal. An independent claim is also include for a computer program product.
56 Cited documents identified in the search CT US000006591233B1
US000006493850B2
US000006553542B2
US000007024646B2
US000007243317B2
US000007302378B2
56 Cited documents indicated by the applicant CT
56 Cited non-patent literature identified in the search CTNP H.Gossner, Proceedings of the 17th International Conference on VLSI Design, S.809-818, Jan 2004 0;
Harald Gossner: ESD protection for the deep sub micron regime ? a challenge for design methodology. In: Proceedings of the 17th International Conference on VLSI Design, 01/2004, 809-818. n;
M. Baird et al.: Verify ESD: A Tool for Efficient Circuit Level ESD Simulations of Mixed-Signal ICs. In: IEEE EOS/ESD Symposium Proceedings, 09/2000, 465-469. n;
M.Baird et al., EOS/ESD Symposium Proceedings, IEEE, S.465-469, Sept. 2000 0
56 Cited non-patent literature indicated by the applicant CTNP
Citing documents Determine documents
Sequence listings
Search file IPC ICP G06F 17/50
H01L 21/66
H01L 23/60