Bibliografische Daten

Dokument DE000010129346A1 (Seiten: 12)

Dokument 1/1

Bibliografische Daten Dokument DE000010129346A1 (Seiten: 12)
INID	Kriterium	Feld	Inhalt
54	Titel	TI	[DE] Verfahren zur Herstellung eines Halbleiterbauelementes [EN] Production of a semiconductor component e.g. transistor comprises forming recesses in a wafer from the rear side below active regions. processing the regions of wafer exposed on base of the recesses, and cutting the wafers above the lattice
71/73	Anmelder/Inhaber	PA	INFINEON TECHNOLOGIES AG, DE
72	Erfinder	IN	RUEB MICHAEL, AT
22/96	Anmeldedatum	AD	19.06.2001
21	Anmeldenummer	AN	10129346
	Anmeldeland	AC	DE
	Veröffentlichungsdatum	PUB	09.01.2003
33 31 32	Priorität	PRC PRN PRD
51	IPC-Hauptklasse	ICM	H01L 21/306
51	IPC-Nebenklasse	ICS	H01L 21/301 H01L 21/336 H01L 21/784 H01L 29/78
	IPC-Zusatzklasse	ICA
	IPC-Indexklasse	ICI
	Gemeinsame Patentklassifikation	CPC	H01L 21/30655 H01L 21/78 H01L 29/42368 H01L 29/781 H01L 29/7813 H01L 29/7827
	MCD-Hauptklasse	MCM
	MCD-Nebenklasse	MCS	H01L 21/78 (2006.01) H01L 29/78 (2006.01)
	MCD-Zusatzklasse	MCA	H01L 21/3065 (2006.01) H01L 29/423 (2006.01)
57	Zusammenfassung	AB	[DE] Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, bei dem ausgehend von einer R�ckseite eines Wafers (100) Aussparungen (112) erzeugt werden, wodurch zwischen den Aussparungen (112) ein st�tzendes Gitter (110) aus Wafermaterial verbleibt, wodurch zum einen eine Bearbeitung der in den Aussparungen freiliegende Halbleiterbereich m�glich ist und zum anderen eine ausreichende mechanische Stabilit�t des Wafers gew�hrleistet ist. [EN] Production of semiconductor component comprises: preparing wafer having active regions for semiconductor components; forming recesses in the wafer from the wafer rear side below the active regions so that supporting lattice of wafer material remains between recesses; processing regions of the wafer exposed on base of the recesses; and cutting wafers above lattice to form semiconductor components. Production of a semiconductor component comprises: preparing a wafer with a front side (101) and a rear side (102), in which a number of active regions (20) for semiconductor components are provided; forming recesses (112) in the wafer from the rear side below the active regions so that supporting lattice (110) of wafer material remains between the recesses; processing the regions of the wafer exposed on the base (103) of the recesses; and cutting the wafers above the lattice to form number of semiconductor components. Preferred Features: The recesses are produced by etching. The wafers have crevice regions between the active regions. The crevice regions are removed on cutting the wafers.
56	Entgegengehaltene Patentdokumente/Zitate, in Recherche ermittelt	CT	US000004003127A US000004259682A US000004784721A US000005354695A US000005753014A US000006071819A US000006124612A
56	Entgegengehaltene Patentdokumente/Zitate, vom Anmelder genannt	CT
56	Entgegengehaltene Nichtpatentliteratur/Zitate, in Recherche ermittelt	CTNP	JP 09134893 A. In: Patent Abstracts of Japan 0
56	Entgegengehaltene Nichtpatentliteratur/Zitate, vom Anmelder genannt	CTNP
	Zitierende Dokumente		Dokumente ermitteln
	Sequenzprotokoll
	Prüfstoff-IPC	ICP	H01L 21/306 H01L 21/784 H01L 29/78