| 54 |
Titel |
TI |
[DE] VERFAHREN ZUR HERSTELLUNG EINER HOCHINTEGRIERTEN HALBLEITERANORDNUNG MIT KOMPLEMENTAERER SCHALTUNGSSTRUKTUR |
| 71/73 |
Anmelder/Inhaber |
PA |
DRESDEN FORSCHZENTR MIKROELEK, DD
|
| 72 |
Erfinder |
IN |
PFUELLER ULRICH, DD
;
RAAB MICHAEL, DD
|
| 22/96 |
Anmeldedatum |
AD |
09.03.1988 |
| 21 |
Anmeldenummer |
AN |
31350788 |
|
Anmeldeland |
AC |
DD |
|
Veröffentlichungsdatum |
PUB |
12.07.1989 |
33
31
32 |
Priorität |
PRC
PRN
PRD |
|
| 51 |
IPC-Hauptklasse |
ICM |
H01L 21/265
|
| 51 |
IPC-Nebenklasse |
ICS |
H01L 21/30
|
|
IPC-Zusatzklasse |
ICA |
|
|
IPC-Indexklasse |
ICI |
|
|
Gemeinsame Patentklassifikation |
CPC |
|
|
MCD-Hauptklasse |
MCM |
|
|
MCD-Nebenklasse |
MCS |
H01L 21/265
(2006.01)
H01L 21/30
(2006.01)
|
|
MCD-Zusatzklasse |
MCA |
|
| 57 |
Zusammenfassung |
AB |
[DE] Die Erfindung betrifft ein Verfahren zur Herstellung einer hochintegrierten Halbleiteranordnung mit komplementaerer Schaltungsstruktur, bei dem nach Erzeugen der Transistorgates eine Phosphor-LDD-Implantation durchgefuehrt wird. Das erfindungsgemaesse Verfahren ist im wesentlichen dadurch gekennzeichnet, dass nach dem auf einem Halbleitersubstrat eines ersten Leitfaehigkeitstyps dicke Feldoxidgebiete zur Trennung der Transistorgebiete ausgebildet, wannenfoermige Bereiche eines zweiten Leitfaehigkeitstyps im Halbleitersubstrat eingebracht, Gateoxidgebiete und Transistorgates aufgebracht wurden, eine Phosphor-LDD-Implantation ausgefuehrt wird, dass danach durch eine thermische Oxydation ein die Transistorgates umschliessender erster Schutzwall (erster Spacer) erzeugt wird, dass anschliessend eine die n-Kanal-Transistor-Gebiete bedeckende erste Lackmaske aufgebracht und eine Bor-Ionenimplantation ausgefuehrt wird, dass nachfolgend die erste Lackmaske wieder entfernt und eine LP-CVD-Siliziumdioxidschicht aufgebracht wird, dass durch eine anschliessende Ueberaetzung die LP-CVD-Siliziumschicht wieder entfernt wird, wobei an den Seitenflaechen der Transistorgates ein den zweiten Spacer bildender schutzwallfoermiger Rest verbleibt, dass im Anschluss daran eine die p-Kanal-Transistor-Gebiete bedeckende zweite Lackmaske aufgebracht und eine Arsen-Ionenimplantation durchgefuehrt wird und dass nach Entfernung der zweiten Lackmaske eine Ausheilung der Source-Drain-Gebiete durchgefuehrt wird. |
| 56 |
Entgegengehaltene Patentdokumente/Zitate,
in Recherche ermittelt |
CT |
|
| 56 |
Entgegengehaltene Patentdokumente/Zitate,
vom Anmelder genannt |
CT |
|
| 56 |
Entgegengehaltene Nichtpatentliteratur/Zitate,
in Recherche ermittelt |
CTNP |
|
| 56 |
Entgegengehaltene Nichtpatentliteratur/Zitate,
vom Anmelder genannt |
CTNP |
|
|
Zitierende Dokumente |
|
Dokumente ermitteln
|
|
Sequenzprotokoll |
|
|
|
Prüfstoff-IPC |
ICP |
H01L 21/265
H01L 21/311 K
|
